Neues Verfahren zur Überprüfung der Planarität von Chips
Florent Dettoni, Doktorand am Labor des CEA-Leti [1], hat im Rahmen seiner Forschung ein Verfahren entwickelt, dass es ermöglicht, in wenigen Minuten die Qualität der Planarität eines Chips von mehreren Quadratzentimetern zu überprüfen – und zwar mit hoher Auflösung.